Best Available Copy

Page 1 of 1

First Hit

L4: Entry 5 of 11

File: JPAB

Nov 22, 1990

PUB-NO: JP402285440A

DOCUMENT-IDENTIFIER: JP 02285440 A TITLE: PREFETCH CONTROL SYSTEM

PUBN-DATE: November 22, 1990

INVENTOR-INFORMATION:

NAME COUNTRY

OSONE, HIDEKI ASAUMI, HIROSHI

ASSIGNEE-INFORMATION:

NAME COUNTRY

FUJITSU LTD

APPL-NO: JP01106066

APPL-DATE: April 27, 1989

INT-CL (IPC): G06F 12/08

ABSTRACT:

PURPOSE: To omit the waiting time required before a storage <u>key</u> is read out of a main storage unit and to attain the higher speed operation of a <u>prefetch</u> control system by issuing a block fetching request before the storage <u>key</u> is read out.

CONSTITUTION: When an access is given to the data stored in a main storage unit MSU, a dynamic address translation DAT circuit 1 performs the DAT for the conversion of a virtual address into a real one if the access address is not included in a translation look a side buffer mechanism TLB. Then a storage \underline{key} reading request is issued for a page including the real address. At this time, the contents of a cache memory 8 are confirmed and a block fetching request is sent to a main storage control (MCU) in the next cycle when the contents of the real address are not included in the memory 8. The propriety of the memory access to be carried out by the storage \underline{key} is confirmed later. Consequently, an access is attained to the memory 8 in the short time.

COPYRIGHT: (C) 1990, JPO& Japio

BEST AVAILABLE COPY

h eb b g ee e f

e e e

b e

19 日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平2-285440

Solution Cl. 5

識別配号

厅内整理番号

43公開 平成 2 年(1990)11月22日

G 06 F 12/08

D 7010-5B

審査請求 未請求 請求項の数 1 (全6頁)

50発明の名称

プリフエツチ制御方式

②特 願 平1-106066

②出 願 平1(1989)4月27日

②一発明 者

秀 樹

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

個発 明 者

朝海

大 曽 根

寛

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 本間 第

奶 職 曹

1. 発明の名称

プリフェッチ制御方式

2. 特許請求の範囲

キー制御保護に用いる記憶キーをベージ単位 に主記憶装置内に有し、主記憶装置の内容の中 の写しを保持するキャッシュメモリを機構を中 要要関内に有する、動的アドレス変換機構を用 上記記憶キーを含んだ変換索引級衝機構を用 た仮想記憶方式の情報処理装置であっては上記を 換索引級衝機構中の記憶キーを参照してアクセスの可否を決定する情報処理装置において、

主記憶装置のあるアドレスのデータにアクセスする際に、該アクセスの仮想アドレスが上記 変換索引緩衝機構中にない場合には、

上紀仮想アドレスを動的アドレス変換機構に より実アドレスに変換し、該実アドレスにより 主記憶装置内の終当アドレスの記憶キーの読み出し要求する際に、同時に上記キャッシュメモ リ中に終当アドレスのデータがあるか否かを確認する手段と、

上記確認によりキャッシュメモリ中に該当アドレスがない場合は、直ちにブリフェッチの為のブロックフェッチを主記憶制御装置に要求する手段とを設け、

主記憶装置から終当アドレスの記憶キーが読み出され、変換索引銀衝機構中に登録される以前に、ブリフェッチのためのブロックフェッチを主記憶制卸装置に要求することを特徴とするブリフェッチ制御方式。

3. 発明の詳細な説明

[概 要]

仮想記憶方式の情報処理装置で、主記憶装置(MSU)へのアクセスに際し、抜アクセスの仮想アドレスが変換索引緩衝機構(TLB)中になく、かつキャッシュ中にも該当アドレスの

アータがない場合のプリフェッチ制御方式に関 し、

従来、終当する仮想アドレスがTLB中に存在しない場合、まずMSUより該当アドレスの記憶キーを読み出しTLB中に格納し、再度該TLBにアクセスして記憶キーを確認した後に、ブロックフェッチ要求をしており、効率の低下を招いていた問題の解決を目的とし、

記憶キーの読み出し要求と同時に、キャッシュメモリ中に該当するデータがあるか否か確認する手段と、キャッシュ中に該当するデータがない場合には、直ちにブロックフェッチ要求を主記憶制御装置に発行する手段とを設けて構成する。

[産業上の利用分野]

本発明は、主記憶装置(MSU)中にページ単位の記憶キーを有し、中央処理装置(CPU)中にキャッシュメモリを有する仮想記憶方式の情報処理装置に関し、特に、主記憶装置(MS

キーを表わしている。

はTLBは、メモリアクセスの際、アクセス
する仮想アドレスとTLBエントリー中の仮想
アドレス(LOG)が一致し、かつV=1であ
るエントリーが存在する場合、テーブルを用い
た変換(DAT:動的アドレス変換)を用いず
に、高速に実アドレスと記憶キーを得ることを
可能とする機構である。

キャッシュメモリ(銀衝記憶機構)は主記憶 装置(MSU)の内容の一部の写しを保持する 高速なメモリである。ある実アドレスの内容が キャッシュメモリ内に保持されている場合、そ れが主記憶装置にある場合に比べ、より高速な アクセスが可能である。

第3図は従来方式の機構例を示す図であり、 51はDAT回路(助的アドレス変換回路)、52 はアドレス信号を選択するアドレスセレクタ (SEL)、53は信号選択ゲート、54~56はレ ジスタを扱わしている。

また、図中の信号名及びその機能は以下の通

U) へのアクセスに際して、終アクセスの仮想 アドレスが変換索引級衝機構(TLB)中に存 在せず、かつ該当するアドレスの内容がキャッ シュメモリ中に存在しない場合のプリフェッチ 制御方式に関する。

[従来の技術]

情報処理装置で仮想記憶を扱う方式の一つに、セグメントテーブルとページテーブルを用いて仮想アドレスに2レベルの変換を行なう方式が良く知られている。ページの大きさは例えば4Kバイトであり、各々記憶キーを持つ。メモリのアクセスの際、記憶キーの値に応じてアクセスの可否が判定される。

TLB(変換索引載衝機構)は、第2図に示すようなエントリーを複数個有している。 図中で、符号「V」はTLBの内容が有効か無効かを示し、「LOG」は仮想アドレス、「REAL」は仮想アドレスに対応する実アドレス、「KEY」はメモリアクセスの可否を示す記憶

りである。

CHE_MISS_ADR……キャッシュメモリ中に該当データが無い場合に発行される実アドレス信号、

CHE_MISS_REQ……キャッシュメモリ中に該当データが無い場合のデータ読み出し要求信号、

V I R T __ A D R ··· ··· D A T 回路に入力される仮想アドレス信号、

DAT-REQ…… DAT回路に入力される 動的アドレス変換要求信号、

R E A L __ A D R ··· ··· 仮想 ア ド レ ス を D A T 図路により 変換 した 実 ア ド レ ス 信 号 、

MCU_ADR……主記憶制御装置(MCU)に送られる実アドレス信号、

 KEY_PC……記憶キー読み出し要求信号、

 KEY_READ……主記憶制御装置 (MC

 U) に送られるキー読み出し要求信号、

BLOCK_FETCH……主記憶制御装置(MCU)に送られる主記憶装置(MSU)

中のブロック単位のデータフェッチ要求信号 (「ブロックフェッチ要求」ともいう)。

すなわち、DAT回路51は、仮想アドレスか ら実アドレスを得る回路であり、ある仮想アド レスに対するアクセスを行なう時、仮想アドレ スと一致するLOGを持ち、V=1であるエン トリーがTLB内に存在する場合、DATの必 要はない。

そのエントリーから得られた記憶キーによっ てメモリアクセスが禁止される場合、メモリア クセスは行なわれない。禁止されない時は、ま す、キャッシュメモリ内に求めるアドレスの内 容があればそこにアクセスが行われ、メモリア クセスは終了する。

また、キャッシュメモリ内に求めるアドレス の内容がない場合、実アドレスであるCHE_ MISS_ADRECHE_MISS_REQ =1が送られてくる。中央上部のアドレスセレ クタ (SEL) 52はСНЕ_МІSS_REQ = 1 である時、CHE_MISS_ADRをM に送るアドレスである。そして、選択されたア ドレスはレジスタ 54にラッチされて、 1 サイク ル後に、MCU ADRとBLOCK_FET CH=1が主記憶制御装置(MCU)に送られ、 ブロックフェッチが要求される。 また、仮想アドレスに対するエントリーがT

CU_ADRとすべく選択する。MCU_AD

Rとは、前途の如くMCU (主記憶制御装置)

LB内に存在しない場合、DAT回路に仮想ア YVXVIRT_ADREDAT_REQ=1 が送られ、実アドレスREAL_ADRとKE Y FC=1が出力される。KEY_FC=1 である時、アドレスセレクタ (SEL) 52では REAL ADRが選択され、1 サイクル後に、 MCU ADRとKEY READ=1が主記 憶制御装置(MCU)に送られ、主記憶装置 (MCU) からの記憶キー読み出しを要求する。

MCUから記憶キーが読み出されるとTLB 内に書き込まれる。この後、最初からアドレスが TLB内に存在する場合と問題の動作が行なわ

ns.

すなわち、ここで記憶キーが読み出され、メ モリアクセスが認められることを確認した後、 初めてブロックフェッチの要求が送出される。

はアクセスの仮想アドレスがTLB中に存在せ ず、かつ該当アドレスのデータがキャッシュメ モリ中に存在しない場合の、より効率的なブリ フェッチ制御方式を提供することを目的とする。

[発明が解決しようとする課題]

以上、従来技術の項で説明した如く、主記憶 装置 (MSU) へのアクセスの際に、終アクセ スの仮想アドレスに対するエントリーがTLB 中に存在しない場合、まず主記憶装置(MSU) から記憶キーを読み出しTLB中に格納した後 に、再度TLBにアクセスし記憶キーの内容を 確認する方法が取られている。

このような方法では、記憶キー読み出し要求 を主記憶制御装置(MCU)に発行した後、T LB中に独み出した記憶キーが返されるまでの 待ち時間は無視し得ないものであり、より効率 的な動作が望まれる。

本発明は上記問題点に鑑みなされたものであ り、主記恤装置 (MSU) へのアクセスの際に、 セスする際に、該アクセスの仮想アドレスが上

[課題を解決するための手段]

本発明によれば、上述の目的は前記特許請求 の範囲に記載した手段により達成される。

すなわち、本発明はキー制御保護に用いる記 憶キーをページ単位に主記憶装置内に有し、主 記憶装置の内容の一部の写しを保持するキャッ シュメモリを中央処理装置内に有する、動的で ドレス変換機構及び上記憶キーを含んだ変換索 引載衝機構を用いた仮想記憶方式の情報処理装 置であって、主記憶装置内のデータにアクセス する際には上記変換索引級衝機構中の記憶キー を参照してアクセスの可否を決定する情報処理 装置において、

主記憶装置中のあるアドレスのデータにアク

[作用]

主記憶装置(MSU)中のデータにアクセスする際に、該アクセスのアドレスがTLB内に存在しない場合、DATが行なわれて仮想アドレスが実アドレスに変換され、その実アドレス

スのデータがあるか否かの確認信号であり、他の信号は第3図の場合と同様である。

以下、本図に従いその動作を説明する。

まず、アドレスがTしB内に存在する場合は、 従来方式と全く同様の動作を行なう。記憶キー によってメモリアクセスが禁止される場合、メ モリアクセスは行なわない。禁止されないとき は、まず、キャッシュメモリ内に求めるアドレ スの内容があればそこにアクセスが行われ、メ モリアクセスは終了する。また、キャッシュメ モリ内にない場合は、実アドレスであるCHE MISS_ADRECHE_MISS_RE Q=1が送られてくる。中央上部のアドレスセ レクタ (SEL) 2はCHE_MISS_RE Q=1である時、CHE_MISS_ADRを MCU ADRとすべく選択する。そして、選 択されたナドレスはレジスタ4でラッチされて、 1サイクル後に、MCU_ADRとBLOCK FETCH=1が主記憶制御装置(MCU) に送られ、主記憶装置(MSU)からのブロッ

を含むページの記憶キー読み出し要求が発せられる。この時、キャッシュメモリの内容の確認を同時に行ない、先の実アドレスの内容がキャッシュメモリ内に存在しない場合、次のサイクルで主記憶制御装置(MCU)にブロックフェッチ要求を送出し、記憶キーによるメモリアクセスの可否の確認は後で行なうことを可能とする。時間でメモリにアクセスすることを可能とする。

[実施例]

第1図は本発明の一実施例を示す図であり、 1は仮想アドレスから実アドレスを得る動的ア ドレス変換回路なるDAT回路、2はアドレス 信号を選択するアドレスセレクタ(SEL)、 3は信号選択ゲート、4~7はレジスタ、8は キャッシュメモリ(CACHE)、9はアンド 回路、10はオア回路、11はレジスタを表わして いる。

· また、図中の信号「CHE_MCH」はキャッシュメモリ(CACHE) 8 中に抜当アドレ

クフェッチを要求する。

また、アドレスがTLB内に存在しない場合、
DAT回路1にVIRT_ADRとDAT_R
EQ=1が送られ、REAL_ADRとKEY
_FC=1が出力される。KEY_FC=1に
対して、アドレスセレクタ(SEL)2でRE
AL_ADRとKEY_READ=1が主記徳
制御製配(MCU)に送られ、記憶キー読み出
しを要求する。この時同時にキャッシュメモリ
8がアドレスの内容を保持しているか否か調べられる。保持している場合、CHE_MCH=

KEY_FC=1となったサイクルの次のサイクルでは、KEY_READ=1となる。 Tドレスセレクタ (SEL) 2では、KEY_READ=1となる。 Tでラッチした信号、すなわち1サイクル前のREAL_ADRが選択される。 従って、 キャッシュがアドレスの内容を保持していない場合

特開平2-285440(5)

(CHE_MCH=0)、図下方のアンド回路 4. 図面の簡単な説明 9、オア回路10の出力は1になり、1サイクル 後に、MCU_ADRとBLOCK_FETC H=1が主記憶制御装置(MCU)に送られ、 主記憶装置(MSU)からのブロックフェッチ を要求する。

先に主記憶制御装置(MCU)に送出した記 憶キー読み出し要求に対して記憶キーが返され た後、その記憶キーによるメモリアクセスの可 否を判断する。


[発明の効果]

以上説明した如く、本発明によれば、記憶キ ーが読み出される前にブロックフェッチの要求 を発行することで、従来方式における主記憶装 置(MSU)から記憶キーが読み出されるまで の待ち時間を省き、より高速な動作を達成する 効果がある。

第1図は本発明の一実施例を示す図、第2図 はTLBのエントリー構造を示す図、第3図は 従来方式の構成例を示す図である。


_______ 1 ... D A T 回路、 2 ... アドレスセレクタ (S EL)、3…信号選択ゲート、4~7…レジス タ、8…キャッシュメモリ、9…アンド回路、 10…オア回路、11…レジスタ

代理人 弁理士




本発明の一実施例を示す図

第1図



TLBのエントリー構造を示す図 第 2 図



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потиер.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.